| 博客图标 | 博客标题 | |
|---|---|---|
|
如何实现自动驾驶汽车设计目标第二部分– 绿色编织, 战略规划与业务发展副总裁如今，先进驾驶辅助系统（ADAS）处理器市场以每年25%以上的速度增长。这一增长是由ADAS功能（包括自动紧急制动、变道辅助和自适应巡航控制功能）从豪华车向中端甚至入门级车辆的迁移推动的。到下一个十年中期，ADAS功能将几乎普及。 |
> |
|
如何实现自动驾驶汽车设计目标第1部分– 绿色编织, 副总裁兼首席技术专家Achronix预计，未来备受青睐的自动驾驶架构将越来越分散。然而，集中式和分散式架构设计方法都需要硬件加速，其形式比目前实现的要多得多。 |
> |
|
Speedcore eFPGA是360°全景系统的使能技术– 阿洛克·桑加维, 高级营销经理监控、物体检测、运动分析等下一代视频应用现在依赖于360°嵌入式视觉。在这些系统中，多个实时相机流（最多六个）逐帧一起处理，每帧都校正了失真和其他图像伪影，调整了曝光和白平衡，然后动态拼接成一个360°全景视图，然后以4K 60 fps的速度输出，并最终投影到球坐标空间上。 |
> |
|
Achronix的下一代7nm FPGA系列将采用美光超快的GDDR6内存，最高可达4 Tbps及以上– 绿色编织, 战略规划与业务发展副总裁微米技术宣布今天，其高性能GDDR6 SDRAM（自6月起批量生产）将成为Achronix尚未宣布的下一代FPGA系列的首选高速存储器，使Achronix成为世界上第一家宣布支持GDDR6的FPGA供应商。 |
> |
|
学习共享-嵌入式FPGA时序闭合– 阿洛克·桑加维, 高级营销经理当我们小时候开始上学时，我们学到的第一堂课就是如何分享（然后很快就不要拿剪刀跑）。正如我们的系统工程高级总监Kent Orthner今年6月在DAC上讨论的那样，在嵌入式FPGA（eFPGA）的关闭时间方面，共享也是关键。对于Speedcore IP等eFPGA，关闭时序的任务由两个人负责：ASIC设计师，负责主机ASIC中的设计；FPGA设计师，负责针对FPGA的设计。 |
> |
|
配置Speedcore eFPGA，第2部分：配置时间– Volkan Oktem, 高级应用总监如文中所述这篇博客文章的第一部分，ASIC或SoC设计中的Achronix Speedcore eFPGA的每个实例都必须在系统通电后进行配置，因为Speedcore eFPGA采用非易失性SRAM技术来存储其配置位。将比特流编程为Speedcore eFPGA所需的时间取决于所使用的配置模式、数据宽度、时钟频率，当然还有配置比特流的大小。 |
> |
|
配置Speedcore eFPGA，第1部分：配置接口– Volkan Oktem, 高级应用总监Achronix的每个实例Speedcore eFPGA在ASIC或SoC设计中，必须在系统通电后进行配置，因为Speedcore eFPGA采用非易失性SRAM技术来存储eFPGA的配置位。每个Speedcore实例都包含自己的FPGA配置单元（FCU），用于初始化、配置和管理Speedcore eFPGA的核心逻辑阵列。例如，如果在ASIC/SoC设计中实例化三个Speedcore eFPGA，则芯片上将有三个FCU。 |
> |
|
你的eFPGA应该有多大？这里有一些提示。– Volkan Oktem, 高级应用总监一旦你做出了添加的正确决定 Speedcore eFPGA IP 对于您的ASIC或SoC设计，您需要回答的下一个问题是制造多大的eFPGA。这是一个多维问题，因为Speedcore eFPGA包含许多类型的块，包括： |
> |
|
何时、为什么以及如何使用嵌入式FPGA技术进行硬件加速？– 阿洛克·桑加维, 高级营销经理如果将嵌入式FPGA（eFPGA）集成到ASIC或SoC设计中让你觉得奇怪，那就不应该了。几十年来，集成电路几乎吸收了电路板上的所有组件，从晶体管、电阻器和电容器开始，然后发展到门、ALU、微处理器和存储器。FPGA只是工具箱中又一个有用的组件，几十年来一直作为独立产品提供，现在可以使用Achronix集成到您的IC设计中 Speedcore eFPGA，由Achronix ACE设计工具支持。 |
> |
|
Achronix应用工程之路– 凯蒂·珀塞尔, 高级应用工程师我在弗吉尼亚州长大，从未想过自己会成为一名工程师。并不是说我不想成为一名工程师——我从来没有想过这个想法。小时候，我大部分空闲时间都在追求各种艺术。我喜欢音乐，除了花了多年时间学习古典芭蕾舞外，我还学习了长笛、短笛，后来还学习了电贝司。它可能不被认为是艺术，但我也喜欢烘焙；完善旧食谱的过程和想出新食谱的创造力。 |
> |
