Speedster®7t FPGA系列具有多个高速PCIe Gen5和400G以太网端口，以及多达八个GDDR6 SDRAM接口，可以在各种I/O端口之间以及FPGA的片上存储器和计算资源中移动大量数据。真人百家乐采用前几代FPGA的逐位路由和新的创新二维片上网络（2D NoC），以实现高带宽加速应用所需的显著更快的数据传输速率。

管理未来的海量数据流

Speedster7t 2D NoC旨在轻松支持最高性能的接口协议。例如，下一代数据中心内400 Gbps以太网的兴起要求FPGA在724 MHz下运行，具有1024位内部总线，以处理单个400 Gbps数据流。总线宽度和时钟速率的这种组合对于任何传统的FPGA来说都不可能在可编程结构内关闭定时。400 Gbps是真人百家乐片上2D NoC设计用于轻松处理的数据速率。

2D NoC还支持各种Speedster7t接口端口之间的直接连接。例如，主机处理器可以仅使用2D NoC层次结构，通过为任务配置2D NoC，将数据从任何PCIe Gen5接口传输到任何GDDR6或DDR4/5存储控制器。设计者不需要设计接口之间的连接，也不使用FPGA的可编程逻辑阵列，因为2D NoC管理一切——FPGA阵列内的可编程互连不涉及此数据传输。

数据确实不可避免地需要到达FPGA结构内的可编程逻辑和MLP进行处理。为了支持这种数据流量，2D NoC使用一系列高速行和列网络管道将数据分布在整个FPGA结构中，在FPGA结构中水平和垂直分布数据流量。2D NoC中的每一行或列都实现为两个256位、单向、行业标准的AXI信道，每个2D NoC行或列在每个方向上同时以512 Gbps的数据流量传输速率运行。

&nbsp；

&nbsp；

启用400 Gbps以太网

Speedster7t 2D NoC不仅支持基于数据包的主从事务模型，还支持以太网数据流。为了满足400G以太网的高带宽要求，同时不消耗FPGA可编程逻辑阵列的过大部分，也不造成时序闭合挑战，每个Speedster7t以太网控制器都可以直接访问多个2D NoC列。这一创新方案自动将400G以太网数据流划分为四个单独的100G数据流，这些数据流易于在可编程结构中管理，简化了定时关闭。

&nbsp；