5G、5G高级和6G基础设施

蜂窝网络:5G和6G RAN解决方案和智能边缘

5G、5G Advanced和6G技术的发展受到多个行业采用蜂窝技术为新用例提供服务的需求的影响。应用程序,例如 车辆到一切 汽车的V2X技术,以及支持具有超可靠、低延迟能力和远程地理连接的无约束机器人的需求,正在将无线电和网络能力推向新的水平。

Achronix产品系列的创新,包括Speedster7t系列Speedcore eFPGA IP,使开发人员能够通过选择加速引擎来应对各种连接和算法处理挑战,从而快速应对快速变化的蜂窝环境:

  • 5G高级和6G开发时间表 –我们正在进入5G高级领域,3GPP 18-20版本的工作已经在进行中。正是通过这些版本,6G所需的许多基线功能将开始被确定,从而开发出满足初始6G要求所需的架构,并最终支持设备开发和技术评估。
  • 5G高级和6G无线电技术 5G Advanced和6G将利用更高的信道带宽,并需要部署更高的传输频率。亚太赫兹频率、更密集的MIMO天线阵列以及相关的波束形成将确保RAN设备中的处理要求呈指数级增长。对于6G发射机/接收机,空中接口的处理要求将需要将L1处理和波束成形的性能提高十倍。
  • RAN的5G和6G分解 -除了连接人之外,应用蜂窝技术来支持物联网连接,将大大拓宽设备和技术要求。这一趋势将导致网络层次结构和无线电技术的分解,以支持增强的移动宽带、超可靠、低延迟和大规模机器连接的混合。
  • 从云端到边缘的工作负载过渡 –为了满足许多用例和网络部署成本目标,需要对目前集中在云中的工作负载进行分解。为了最大限度地减少延迟,提高安全性并降低部署这些新服务的成本,基础设施网络边缘将出现一类新的服务。其结果是,云提供商将与RAN基础设施公司合作,在可视化计算资源上支持边缘计算能力。
  • 5G和6G供电模式 地缘政治紧张局势和蜂窝技术对国家利益的重要性将被放大。扩大蜂窝设备的供应基础不仅是移动网络运营商的重点,也是政府的重点。如今,少数设备供应商在全球部署中占有很高的市场份额。通过一系列举措,已经在推动建立更广泛的供应基础。

Achronix FPGA和eFPGA IP解决方案

Achronix FPGA技术和解决方案将推动蜂窝技术的发展,包括:

  • 支持6G测试实验室研发环境和虚拟化DU应用 真人百家乐与VectorPath加速卡相结合,是支持信号处理和机器学习计算密集型任务的算法加速的理想平台。FPGA结构、矢量和矩阵机、创新的低延迟互连、400G以太网和PCIe Gen 5.0×16接口的组合允许集成SmartNIC和信号处理能力。然后,开发人员可以将这项研究转化为基于独立FPGA、eFPGA IP或启用eFPGA的小芯片架构的物理设计。最终,Achronix技术是虚拟化分布式单元(DU)部署中性能优化、忽略处理的理想解决方案。
  • 5G高级宏蜂窝和小型蜂窝 –Speedcore eFPGA IP可以为各种基础设施设备类型的加速奠定基础。此外,未来的基带和无线电需求可以从与其他基于SoC的技术紧密结合的eFPGA IP的灵活性和可扩展性中受益。无论eFPGA技术是用于分立ASIC中,还是作为与MCM设计中的其他小芯片结合的eFPGA小芯片,eFPGA在灵活的5G或6G均衡器功能或无线电平面中的机器学习推理中的应用都很多。
  • 5G算法加速 –Speedster7t架构将FPGA结构与硬高速互连和矩阵/矢量操纵功能相结合。这种组合非常适合低延迟、高吞吐量的可编程信号处理,例如具有紧密耦合的机器学习推理应用的5G信道均衡器。
  • 虚拟化分布式单元(DU)和中央单元(CU)平台加速 –真人百家乐驱动的VectorPath加速卡提供了一个高度灵活的平台基础,可以与运行虚拟化工作负载的基于CPU的服务器一起运行。与具有内核模式驱动程序的Achronix网络基础设施代码(ANIC)一起,可以将工作负载卸载到FPGA和信号处理加速框架上。
  • 多个5G高级和6G参考示例 Achronix和我们的无线合作伙伴网络可以支持一系列信号处理内核、ADC/DAC接口、机器学习推理模型、利用ANIC、FPGA和矩阵/矢量操纵引擎的安全和通信接口示例。
  • 5G和6G灵活的物理实现 –Achronix与客户合作,支持各种上市选项,包括与各种硅ASSP合作伙伴合作,将Achronix eFPGA IP技术集成到任何定制的硅实施中。

要了解有关Achronix 5G、5G高级和6G蜂窝网络解决方案的更多信息,请立即联系我们。

 
申请要求 Speedster7t值
用于前传、回程和传输的高性能数据包处理
  • 高达20Tbps的NoC带宽,用于高速、宽数据传输
  • 优化的8位总线路由
  • 完全灵活的逐位路由
  • 可编程数据包处理流水线的细粒度可重编程性;并行数据包处理引擎,支持DPI等密集功能
  • 灵活 关于可编程工作负载加速
针对新兴算法要求的节能信号处理,例如应用于网络优化、波束成形和数字预失真的机器学习
  • 矩阵数学和复数运算的高效计算
  • 内存层次结构非常适合矩阵矩阵和矩阵向量乘法
需要灵活性以适应新的接口要求
  • 细粒度可编程性,适用于前传接口,如CPRI、OBSAI、以太网无线电(RoE)、eCPRI、XRAN/ORAN
成本降低路径和更小的外形尺寸
  • 通过集成在ASIC SoC中的Speedcore嵌入式FPGA(eFPGA)降低成本和功耗。能够在降低成本的选项中保持所需的灵活性。
  • 通过集成在ASIC SoC中的小芯片(标准或定制)封装降低外形尺寸和接口功耗。