高速接口

对于数据中心中基于网络的应用程序，高速数据通过两种基本方式进入基于FPGA的处理节点：通过PCIe连接到主机处理器，以及通过高速以太网连接到其他数据中心资源。真人百家乐系列旨在通过多个用于主机处理器连接的PCIe Gen5接口和多个400G以太网连接，最大限度地提高这些连接的数据速率。这两种I/O标准代表了数据中心和许多其他基于FPGA的应用中使用的系统间和系统内数据通信的最快、最新规范。真人百家乐提供多个高速I/O端口，支持数据中心在不久的将来预期的数据速率。

真人百家乐系列包含高达385兆比特的嵌入式存储器，用于快速访问需要的数据。然而，许多数据中心应用程序必须处理的数据量几乎普遍超过了这些资源。因此，真人百家乐设计有多达8个GDDR6 SDRAM控制器端口，以最低的DRAM成本（每存储位）和接近LPDDR5 SDRAM的功率水平提供最快的SDRAM访问速度。

以太网支持

真人百家乐包括多个以太网子系统端口，由8个SerDes通道和以太网MAC组成，以支持应用程序的组合。以太网MAC非常灵活，可以支持多个端口和高达400G的配置，每个SerDes通道能够实现10G到100G之间的线路速率。该高性能以太网子系统通过以下方式连接到FPGA结构 二维片上网络（2D NoC）。

PCI Express

真人百家乐具有多个PCIe Gen5接口，具有16通道（×16）和8通道（×8）配置。两个PCIe控制器接口都支持双重操作，既可以作为端点，也可以作为根复合体。

GDDR6

GDDR6 SDRAM接口是下一代系统设计的最佳选择，因为它们结合了高速和低功耗。真人百家乐最多包含8个GDDR6接口，以提供外部高带宽内存接口支持。每个GDDR6接口在两个通道上运行，每个通道都可以独立禁用。

每个控制器都支持广泛的功能，包括总线利用率优化、页面命中缓解、多端口前端（MPFE）、重新排序和错误中断。用户可以在多个PHY上将PHY ZQ校准配置为主/从模式。控制器和PHY实现都符合JEDEC GDDR6 SDRAM标准JESD250。

GDDR6接口可以运行高达16 Gbps的数据速率，设备密度从8 Gb到16 Gb，在翻盖模式下支持高达×16，在非翻盖模式下最多支持×8。

GDDR6控制器通过AXI接口连接到FPGA结构，通过以下两个选项之一支持全速率或半速率时钟：

• 片上网络（NoC）的256位AXI接口，提供高达256 Gbps的双向带宽
• 512位AXI直接到结构接口，提供高达512 Gbps的双向带宽

DDR4/5

真人百家乐包括DDR4和DDR5内存接口支持，以满足更深层次的缓冲要求。PHY和控制器实现为硬IP，支持多种配置，如PCB上的焊接组件、UDIMM、SODIMM、RDIMM和LRDIMM模块以及x4到x72的位宽。该接口支持多达16个等级，PHY使用基于微处理器的训练序列进行校准，因此用户不必担心设计的复杂性。PHY和控制器支持JEDEC规范定义的所有标准功能，并可与所有主要供应商的存储器互操作。