Achronix预计，未来备受青睐的自动驾驶架构将越来越分散。然而，集中式和分散式架构设计方法都需要硬件加速，其形式比目前实现的要多得多。无论是集中式还是分散式，自动化和自动驾驶系统的预期计算架构显然都是异构的，需要混合处理资源，用于从局域网控制、翻译和桥接到基于神经网络上运行的深度学习算法的并行对象识别等复杂任务。因此，目前豪华无人驾驶汽车中的100多个CPU很容易膨胀到几百个CPU和其他处理元件，用于更先进的自动驾驶汽车。
传感器集线器需要进行侧视图像处理，以获得经线和针脚效果。以太网网络需要IP用于数据包过滤/监控，以及用于处理传统CAN和FlexRay网络的特殊网桥。第一代自动驾驶汽车计算架构中使用的高功耗CPU和GPU将让位于使用可编程加速的高度专业化的计算节点，因为这些设计替代方案以更低的功耗提供了更高的处理能力。
与此同时，自动驾驶和自动驾驶系统所需的计算能力大大提高，将需要类似的内存性能提升。自动驾驶汽车的人工智能系统需要连续、不间断的数据和指令流，以便根据复杂的数据集做出实时决策。
Micron Technology负责嵌入式业务部门汽车系统架构的高级总监Robert Bielby表示，当前自动驾驶和自动驾驶系统设计中的内存瓶颈越来越大。他已经看到了行业采用GDDR6 DRAM来解决这一瓶颈的势头。Bielby预测，到自动驾驶系统需要超过200 Gbps的内存带宽时，GDDR6内存将提供最低成本的DRAM（每比特），其功耗水平相当于LPDDR5 DRAM。
对更大计算能力和更大存储带宽的需求日益增长，这强烈表明未来自动驾驶和自动驾驶系统的设计将越来越多地使用ASIC和SoC技术来实现这些要求极高的汽车系统设计的特定功率、性能和成本目标。传统上，ASIC和SoC缺乏处理最关键算法快速变化的情况所需的硬件灵活性，就像自动驾驶汽车系统的情况一样。将灵活的可编程处理元件集成到ASIC和SoC中的最直接途径是通过添加嵌入式FPGA（eFPGA）IP核。
通过将Achronix的Speedcore™eFPGA IP集成到ASIC和SoC中实现的可配置处理能力优化了空间和能效，与固定功能SoC和传统FPGA相比，是未来汽车平台实现协同处理的卓越设计选择。要了解有关处理过程中这一演变的更多信息，请参阅SoC中的EFPGA加速——理解Speedcore IP设计过程（WP008） .
下周将继续 第2部分.
 ；