文档
选择下面的各个选项卡浏览每种类型的文档。或者使用过滤器只查看与您感兴趣的产品相关的文档。
某些文档受到限制(由下载按钮中的锁符号表示),需要支持门户帐户才能访问下载。要下载受限制的文档,请在系统提示时输入您的支持门户帐户凭据。没有支持门户帐户?在此处注册帐户: Achronix支持帐户注册
选择下面的各个选项卡浏览每种类型的文档。或者使用过滤器只查看与您感兴趣的产品相关的文档。
某些文档受到限制(由下载按钮中的锁符号表示),需要支持门户帐户才能访问下载。要下载受限制的文档,请在系统提示时输入您的支持门户帐户凭据。没有支持门户帐户?在此处注册帐户: Achronix支持帐户注册
标题 | 说明 | 版本 | 发布日期 | 文档文件 |
---|---|---|---|---|
Achronix集成2D NoC支持高带宽设计(WP028) | 旨在解决现代算法加速工作负载的设备必须能够在高速接口之间和整个设备中高效地移动高带宽数据流。Achronix Speedster®7t FPGA可以通过集成的新型高度创新的二维片上网络(2D NoC)处理这些高带宽数据流。本白皮书讨论了实现2D NoC的两种方法,并给出了一个示例设计,以展示与软2D NoC实现相比,Achronix 2D NoC如何提高性能、减少面积和缩短设计时间。 |
1.1 | 下载 | |
使用CAI(WP030)将语音转录成本降低90% | 对话式人工智能(CAI)使用深度学习(DL),机器学习(ML)的一个子集,使用机器自动进行语音识别、自然语言处理和文本转语音。Achronix和Myrtle.ai正在合作提供一个ASR平台,该平台由一个基于200W、x16 PCIe Gen4的加速卡和相关软件组成,这些软件可以同时支持多达4000个RTS,每24小时处理多达100万个5分钟的转录,与基于云的API相比,成本降低了90%。 |
1.3 | 下载 | |
Achronix FPGA优化工业4.0和5.0中的人工智能(WP027) | 在过去的三百年里,工业已经取得了长足的进步。18世纪首次引入机器,主要是水和蒸汽驱动的,在18世纪末引入了工业革命。自动化和计算机技术将在20世纪60年代末进入画面,为今天的最终自动化、人工智能(AI)和网络解决方案铺平了道路。尽管看起来人类已经不在了,但工业5.0通过将主要由人工智能驱动的机器人系统的精度和效率与人类思维的独创性和实时性相结合,为我们带来了一个完整的循环,所有这些都导致了更优的制造环境。 |
1.0 | 下载 | |
FPGA和eFPGA加速边缘机器学习推理(WP026) | 随着物联网(IoT)和数十亿连接设备的快速普及,正在发生范式转变,大数据不仅在核心数据中心处理,而且在网络边缘处理。现场可编程门阵列(FPGA)位于性能和灵活性的交叉点,是深度学习边缘推理应用的一种有前景的解决方案。 |
1.0 | 下载 | |
数据编排支持人工智能的下一个进步(WP025) | 人工智能(AI)和机器学习(ML)技术现在为从深度嵌入式系统到超大规模数据中心部署的快速扩展的产品和应用提供了动力。尽管支持这些应用的硬件设计存在巨大的多样性,但都需要硬件加速。数据编排包括预处理和后处理操作,以确保机器学习引擎看到的数据以最佳速度和最适合高效处理的形式到达。 |
1.0 | 下载 |
标题 | 说明 | 版本 | 发布日期 | 文档文件 |
---|---|---|---|---|
了解ACE时间报告(AN024) | 准确的时序约束和对时序分析报告的正确理解对于FPGA设计项目的成功至关重要。本应用说明向ACE用户介绍了ACE地点和路线运行期间生成的ACE计时报告的结构。 |
1.0 | 下载 | |
Speedcore用户界面定时签核方法(AN009) | 主机ASIC和Speedcore边界之间的定时签核是确保Speedcore实例正确集成到客户SoC中的最关键步骤之一。 |
1.1 | Speedcore_用户_接口_时间_签收_方法_AN009.pdf | |
SoC快速核心接口测试(AN022) | 主机SoC和Speedcore实例之间的输入和输出路径是一个重要的测试组件。至关重要的是,要有一个与SoC的测试流程无缝连接的结构,而不需要在Speedcore实例中加载比特流等特殊功能。 |
1.0 | SoC-Speedcore接口测试_AN022.pdf | |
迁移到Achronix eFPGA技术(AN014) | 许多过渡到Achronix eFPGA技术的用户将熟悉其他供应商的现有FPGA解决方案。虽然Achronix技术和工具与现有的FPGA技术和工具相似,但也有一些差异。了解这些差异是实现最佳性能和结果质量(QoR)所必需的。 |
1.1 | 迁移_to_Achronix_eFPGA_技术_AN014.pdf | |
ACE ECO流程指南(AN015) | 本教程介绍ACE工程变更单(ECO)套件,这是一组Tcl命令,可以从放置和布线设计中添加或删除实例、网络、引脚连接等。 |
1.0 | ACE_ECO_流量_指南_AN015.pdf |
标题 | 说明 | 版本 | 发布日期 | 文档文件 |
---|---|---|---|---|
VectorPath S7t-VG6加速卡 | VectorPath®S7t-VG6加速卡与BittWare联合开发,旨在为人工智能(AI)、机器学习(ML)、网络和数据中心应用程序开发高性能计算和加速功能时缩短上市时间。 |
2023.06.05 | 下载 | |
Achronix公司背景介绍(PB029) | 真人百家乐是一家总部位于加利福尼亚州圣克拉拉的私营无晶圆厂半导体公司,提供高性能FPGA解决方案。Achronix的历史是推动高性能FPGA市场边界的历史之一。 |
1.6 | 下载 | |
Achronix工具套件(PB002) | Achronix工具套件与行业标准的合成工具协同工作,使FPGA设计人员(无论是独立的还是嵌入式的)能够轻松地将他们的设计映射到Achronix FPGA技术中。真人百家乐提供ACE以及Synopsys的Synplify Pro的Achronix优化版本,Synopsys是生产高性能和高成本效益FPGA设计的行业标准。 |
5.4 | 下载 | |
使用嵌入式FPGA最大限度地提高硬件保证(PB035) | 在开发定制ASIC时实施安全的IP解决方案涉及克服开发、制造和供应链流程中的许多风险。随着全球威胁的增加,硬件保证对军事和国防应用越来越重要。通过使用eFPGA IP解决方案来存储关键任务IP,与传统的ASIC设计流程相比,供应链安全大大简化。 |
1.0 | 下载 | |
Speedcore eFPGA测试芯片评估板(PB030) | Achronix的Speedcore eFPGA评估板包含16 nm Speedcore eFPGA测试芯片。评估板的Speedcore测试芯片经过定制,融合了LUT、BRAM、DSP64、DFF和许多I/O等资源,为展示、评估和测试Achronix的Speedcore技术提供了最佳的可编程平台。 |
1.0 | 下载 |
标题 | 说明 | 版本 | 发布日期 | 文档文件 |
---|---|---|---|---|
Speedster7t配置用户指南(UG094) | 在启动时,真人百家乐需要通过比特流进行配置。本用户指南详细介绍了通过FPGA配置单元(FCU)中四个可用接口之一的编程过程,该接口是控制配置过程的逻辑。 |
2.0 | 下载 | |
Speedster7t引脚连接用户指南(UG084) | 本用户指南列出了Speedster7t 7t1500设备中可用的每个I/O引脚组、它们的功能和推荐的连接指南。 |
1.7 | 下载 | |
Speedster7t SerDes用户指南(UG099) | 本产品指南介绍了Achronix 真人百家乐 SerDes的功能和操作,适用于多标准应用和自定义配置。 |
1.2 | 下载 | |
Speedster7t软IP用户指南(UG103) | 本文档描述了可用的软IP核及其配置和实例化方法。 |
2.2 | 下载 | |
设计流程用户指南(UG106) | 本用户指南涵盖了Achronix工具链设计流程的各个方面。 |
1.1 | 下载 |