培训视频

涵盖一系列技术主题的培训视频集。
视频 标题 发布日期
机器学习处理器简介

介绍机器学习处理器(MLP)的基本架构,并解释设备的整体功能。本视频涵盖了输入数据选择、支持的数字格式、乘法器排列、输出加法、累加和格式化。此外,本视频还介绍了基于MLP的预配置组件的整数和浮点库,可用于许多设计场景。

Achronix FPGA设计工具流程介绍

SynplifyPro和ACE简介,使用Achronix快速启动设计作为演示。

真人百家乐片上网络介绍

Achronix片上网络(NoC)概述。描述功能、性能和示例事务。

Achronix I/O设计器工具包简介

Achronix I/O设计器工具包概述。演示如何配置时钟和其他GPIO、PLL、GDDR6接口、以太网、DDR4、PCIe和NoC。突出显示的功能包括通过拖放更改I/O位置、克隆/复制接口以便于在相同或新的设计中重用,以及查看平面布局、球布局和引脚位置以及资源利用率。

集成片上网络的FPGA设计最佳实践

本视频教程展示了如何创建与Achronix 真人百家乐片上网络或NoC连接和接口的设计。您将了解NoC接入点的位置如何影响延迟和交通拥堵。

ACE地点和路线教程

本视频演示了Achronix ACE开发工具用于真人百家乐的布局和布线的特性和功能。

矢量路径加速卡入门-配备真人百家乐

本视频展示了开箱即用的体验,以及如何开始使用带有真人百家乐的VectorPath®加速卡。视频显示了在独立模式下或连接到主机PC时启动和运行卡所需的内容。

部分重构简介

Achronix部分重配置(PR)流程的介绍性概述展示了真人百家乐架构的优势,该架构利用2D NoC在整个FPGA结构中轻松替换、移动或缩放IP块,而无需重新编译或关闭FPGA的其余部分。

我们的产品营销总监Bill Jenkins将指导您完成创建多个PR比特流的过程,包括创建禁止区域、编译驻留在这些区域中的不同RTL以创建单个比特流、创建将每个IP块合并到整体FPGA设计中的顶级比特流,以及最后如何在运行时动态编程和交换每个IP块。