文档
下载最新版本的Achronix应用说明、数据表、产品简介、用户指南和白皮书。
选择下面的各个选项卡浏览每种类型的文档。或者使用过滤器只查看与您感兴趣的产品相关的文档。
某些文档受到限制（由下载按钮中的锁符号表示），需要支持门户帐户才能访问下载。要下载受限制的文档，请在系统提示时输入您的支持门户帐户凭据。没有支持门户帐户？在此处注册帐户： Achronix支持帐户注册
| 标题 | 说明 | 版本 | 发布日期 | 文档文件 |
|---|---|---|---|---|
| 2018年，我们再次向边缘推进（WP012） | 在过去的十年里，集中式计算出现了巨大的增长，数据处理流向云端，以利用低成本的专用数据中心。这一趋势似乎与计算的总体趋势相悖——这一趋势始于大型机，但逐渐转向环境智能和物联网（IoT）。随着我们进入2018年，这种集中化正在达到极限。驱动下一波应用程序所需的数据量开始迫使方向发生变化。 |
1.0 | 下载 | |
| 基于FPGA技术的5G高级和6G演进（WP031） | 5G、5G Advanced和6G带来了许多技术和商业挑战，如果要真正实现这种新蜂窝技术的承诺优势，就需要应对这些挑战。这一领域的任何解决方案都必须应对不断发展的规范——FPGA和eFPGA IP技术对于这些下一代网络技术的成功部署至关重要。 |
1.0 | 下载 | |
| 利用Speedcore eFPGA实现ASIC时序闭合（WP013） | Achronix的Speedcore eFPGA IP允许公司在其ASIC中嵌入可编程逻辑结构，为最终用户提供在现场部署后修改或升级ASIC功能的能力。这种灵活性极大地扩展了ASIC可以提供的解决方案空间，因为它可以更新以支持不断变化的标准和算法。由于eFPGA结构在设备操作过程中可以承载任意数量的设计，因此定时闭合尤其具有挑战性。这些设计中的每一个都必须与ASIC的其余部分独立工作，只有当针对eFPGA结构的所有可能设计都能满足时序要求时，才能说满足了时序闭合。 |
1.1 | 下载 | |
| Achronix FPGA优化工业4.0和5.0中的人工智能（WP027） | 在过去的三百年里，工业已经取得了长足的进步。18世纪首次引入机器，主要是水和蒸汽驱动的，在18世纪末引入了工业革命。自动化和计算机技术将在20世纪60年代末进入画面，为今天的最终自动化、人工智能（AI）和网络解决方案铺平了道路。尽管看起来人类已经不在了，但工业5.0通过将主要由人工智能驱动的机器人系统的精度和效率与人类思维的独创性和实时性相结合，为我们带来了一个完整的循环，所有这些都导致了更优的制造环境。 |
1.0 | 下载 | |
| Achronix Speedster®7t FPGA（WP999）的人工智能基准测试 | 具有自回归关键路径或递归的机器学习网络的部署通常对AI加速器硬件的利用率很低。这种网络，就像自动语音识别（ASR）中使用的网络一样，必须以低延迟和确定性尾部延迟运行，以实现大规模实时应用。在这篇论文中，Myrtle.ai的团队提出了一种推理引擎的覆盖架构，然后在真人百家乐上实现。该团队进一步强调了人工智能优化的Speedster7t架构在低延迟、实时应用中的优势。 |
1.0 | 下载 |
| 标题 | 说明 | 版本 | 发布日期 | 文档文件 |
|---|---|---|---|---|
| Speedcore eFPGA数据表（DS012） | Achronix Speedcore嵌入式FPGA（eFPGA）IP包括查找表、存储器和DSP块。这些块中的每一个都被设计为模块化的，以允许定义自定义终端系统所需的任何资源组合。 |
2.1 | 下载 | |
| Speedster 7t 7t1500引脚表 | FBGA2597封装中Speedster7t AC7t1500的引脚表（Excel格式）。 |
2.1 | 下载 | |
| 真人百家乐数据表（DS015） | Achronix 7nm 真人百家乐系列是专门为数据中心工作负载和网络基础设施等要求苛刻的应用提供极高性能而设计的。与这些高性能应用程序相关的处理任务，特别是与人工智能和机器学习（AI/ML）以及高速网络相关的任务，代表了数据中心中一些最苛刻的处理工作负载。 | 1.10 | 下载 |
| 标题 | 说明 | 版本 | 发布日期 | 文档文件 |
|---|---|---|---|---|
| ACE ECO流程指南（AN015） | 本教程介绍ACE工程变更单（ECO）套件，这是一组Tcl命令，可以从放置和布线设计中添加或删除实例、网络、引脚连接等。 |
1.0 | ACE_ECO_流量_指南_AN015.pdf | |
| 快速核心eFPGA时钟设计规划（AN011） | Speedcore eFPGA具有强大的时钟架构。虽然一些设计只使用单个主时钟，但其他设计可能具有复杂的时钟方案。对于设计人员来说，了解Speedcore架构中可用的不同类型的时钟以及如何从可用的时钟资源中获得最佳设计非常重要。 |
1.0 | 时钟_设计_规划_速度_ FPGA _AN011.pdf | |
| Speedcore eFPGA编码指南（AN003） | 本应用说明详细介绍了某些特定的设计元素，这些元素在某些编码构造和约束下可以提高时序性能或降低资源利用率。 |
2.1 | 编码_指南_速度核心_eFPGA_AN003.pdf | |
| 设备分类方法（AN005） | 任何硅器件的制造过程都不可避免地会有变化，无论是基板或轨道的厚度、导体的纯度、晶片上管芯的位置，还是无数其他物理效应之一。 |
1.0 | 设备_工艺_方法_AN005.pdf | |
| ACE流程中的正式验证（AN013） | 本应用程序说明涵盖了ACE环境中可用的正式验证支持。ACE目前能够在其设计流程中支持形式等效性检查，使用户能够根据ACE流程不同阶段的输出验证合成网表。 |
1.0 | 表格_验证_in_the_ACE_Flow_AN013.pdf |
| 标题 | 说明 | 版本 | 发布日期 | 文档文件 |
|---|---|---|---|---|
| 加速网络基础设施代码产品简介（PB037） | Achronix加速网络基础架构代码（ANIC）是一套针对Speedster®7t FPGA和VectorPath®加速卡优化的SmartNIC IP模块，为应用程序加速提供高性能网络。 |
1.0 | 下载 | |
| Achronix公司背景介绍（PB029） | 真人百家乐是一家总部位于加利福尼亚州圣克拉拉的私营无晶圆厂半导体公司，提供高性能FPGA解决方案。Achronix的历史是推动高性能FPGA市场边界的历史之一。 |
1.6 | 下载 | |
| Achronix工具套件（PB002） | Achronix工具套件与行业标准的合成工具协同工作，使FPGA设计人员（无论是独立的还是嵌入式的）能够轻松地将他们的设计映射到Achronix FPGA技术中。真人百家乐提供ACE以及Synopsys的Synplify Pro的Achronix优化版本，Synopsys是生产高性能和高成本效益FPGA设计的行业标准。 |
5.4 | 下载 | |
| 适用于Achronix FPGA的Bluespec RISC-V软处理器（PB038） | Bluespec，股份有限公司提供了一系列RISC-V处理器，作为软-IP提供，用于Acronix Speedster®7t FPGA。 |
1.0 | 下载 | |
| 使用嵌入式FPGA最大限度地提高硬件保证（PB035） | 在开发定制ASIC时实施安全的IP解决方案涉及克服开发、制造和供应链流程中的许多风险。随着全球威胁的增加，硬件保证对军事和国防应用越来越重要。通过使用eFPGA IP解决方案来存储关键任务IP，与传统的ASIC设计流程相比，供应链安全大大简化。 |
1.0 | 下载 |
| 标题 | 说明 | 版本 | 发布日期 | 文档文件 |
|---|---|---|---|---|
| ACE安装和许可指南（UG002） | 本指南涵盖了Windows和Linux操作软件下ACE软件的软件安装和许可。 |
2.13 | 下载 | |
| ACE用户指南（UG070） | 本指南是ACE的参考手册，用于放置、布线、配置和调试Speedcore eFPGA和Speedster FPGA。ACE与第三方合成和仿真工具协同工作，为Achronix FPGA提供完整的设计环境。 |
10.1 | 下载 | |
| 设计流程用户指南（UG106） | 本用户指南涵盖了Achronix工具链设计流程的各个方面。 |
1.1 | 下载 | |
| 入门用户指南（UG105） | 本指南简要介绍了使用所有ACE安装附带的Quickstart设计的Achronix工具流程。 |
1.2 | 下载 | |
| 仿真用户指南（UG072） | Achronix工具套件包括将RTL设计（VHDL或Verilog）映射到Achronix设备的合成和布局布线软件。除了综合和布局布线功能外，Achronix软件工具流还支持多个流程步骤（RTL、综合网表和后布局和布线网表）的模拟。本指南涵盖了Achronix设备的仿真流程。 |
1.7 | 下载 |